ASML今日宣布与三星电子、台积电等企业达成合作，将共同推动High NA EUV光刻技术从6英寸掩膜向12英寸掩膜转型。这项技术升级旨在提升光刻机生产效率、降低制造成本，同时解决当前方案存在的“半场”拼接问题。
三星电子明确表示将从2028年开始，将High NA EUV技术应用于先进DRAM内存的大规模生产。台积电则计划于2031年启动High NA EUV在先进逻辑制程的量产导入。两家公司均表示，这一技术路线将显著提升芯片制程精度和良率。
为实现技术落地，各方计划在2031年前建设12英寸掩膜试点线，为2033年正式投产做好准备。这一过渡期将重点解决掩膜尺寸转换带来的工艺挑战，同时优化光刻机与晶圆厂的协同效率。
行业观察人士指出，High NA EUV的普及将加速芯片制程向3纳米以下迈进。但技术升级也带来设备投资、工艺验证等多重压力，企业需在成本控制与技术突破间找到平衡点。
